Malaki ang naitulong ng Coreboot 25.12 sa pagpapalawak ng suporta sa hardware, kabilang ang AMD Turin, mga bagong Intel motherboard, at mga laptop

  • Ang mga kritikal na subsystem tulad ng SMMSTORE, mga MIPI camera, CFR para sa runtime configuration, at ang Qualcomm X1P42100 platform ay pinatitibay.
  • Ang mga pagpapabuti sa ACPI, APEI, commonlib at iba't ibang driver ay nagpapataas ng stability, error diagnostics, at code consistency.
  • Pinapanatili ng proyekto ang quarterly release cycle nito, kung saan ina-update at nilagdaan ang mga toolchain at vendor code gamit ang GPG.
Pablinux

15 Minutos

coreboot 25.12

Itinatag ng Coreboot ang sarili nito bilang isa sa pinakamahalagang open-source firmware project para sa mga nais Magpaalam sa proprietary BIOS at tamasahin ang mabilis at transparent na karanasan sa boot.Ang bagong bersyon ng coreboot na 25.12 Dumarating ito bilang isang matatag na quarterly release At ito ay puno ng malalalim na pagbabago kapwa sa antas ng suporta sa hardware at panloob na imprastraktura, na nakatuon sa mga OEM, integrator, at developer na nangangailangan ng matibay na pundasyon na mapagtatayo.

Sa bersyon na ito ay isinama mahigit 750 na komit na iniambag ng mahigit isang daang kontribyutorMaraming bagong awtor at malinaw na pokus: pagpapalawak ng bilang ng mga sinusuportahang platform (lalo na ang Intel, AMD, Qualcomm at MediaTek), pagpapabuti ng paghawak ng error sa pamamagitan ng ACPI at APEI, pagpapalakas ng pamamahala ng MIPI camera at imbakan ng SMMSTORE, at patuloy na pagpipino ng mga detalye ng pagganap at katatagan sa buong ecosystem.

Mga pangunahing bagong tampok ng coreboot 25.12

Inanunsyo ng proyekto ang coreboot 25.12 bilang Pinakabagong bersyon ng stable branch na inilabas noong Disyembre sa loob ng quarterly cycleAng sangay na ito ay pangunahing inilaan para sa mga tagagawa (OEM/ODM) at mga organisasyong mas gusto ang isang hindi gaanong dynamic na base kaysa sa pangunahing sangay. Gayunpaman, inirerekomenda mismo ng mga developer na ang mga nagko-compile ng firmware para sa kanilang sariling paggamit ay direktang makipagtulungan sa pangunahing sangay, na mas napapanahon at patuloy na tumatanggap ng mga pag-aayos ng bug.

Kabilang sa mga pandaigdigang pagbabago, idinagdag ng bersyong ito 757 na mga commit, 106 na mga awtor, at 21 na mga developer na unang beses na nag-aambagMahigit 62.000 linya ng code ang naidagdag at halos 10.000 ang natanggal, na may netong pagkakaiba na mahigit 52.000 linya, na nagpapakitang hindi ito isang simpleng maliit na rebisyon, kundi isang malaking hakbang sa mga kakayahan at plataporma.

Bagong suporta sa platform at processor sa coreboot 25.12

Isa sa mga magagandang kalakasan ng coreboot 25.12 ay ang pagpapalawak ng suporta sa hardware, na may espesyal na atensyon sa modernong desktop at laptop ecosystem, mga server at mga ARM deviceMay mga bagong motherboard at bagong SoC na idinaragdag, at ilan sa mga dati nang motherboard ay pinipino.

Paunang suporta para sa AMD EPYC 9005 "Turin"

Sa larangan ng mga x86_64 server, ipinakikilala ng coreboot 25.12 isang suporta sa antas ng "patunay ng konsepto" para sa mga processor ng AMD EPYC 9005, na may codename na TurinIto ang unang hakbang na naglalapit sa mga processor na ito sa isang ganap na bukas na firmware, kasunod ng landas na nasimulan na sa EPYC Genoa.

Ang paunang suportang ito ay nagbubukas ng pinto sa posibilidad na, alinsunod sa Ang openSIL ay nagiging matatag sa produksyonParehong magkakaroon ng mas maraming motherboard ang EPYC at ang mga susunod na henerasyon ng Ryzen at Zen 6 processors na tugma sa open-source firmware. Sa kasalukuyan, basic lang ang suporta, ngunit itinuturo nito ang direksyon na tinatahak ng komunidad, na nagbibigay-daan sa mga susunod na henerasyon ng server na mag-boot gamit ang Coreboot nang hindi umaasa sa opaque firmware.

Mga bagong motherboard at device na sinusuportahan sa coreboot 25.12

Ang bersyong ito ay lubos na nagpapalawak sa Listahan ng mga motherboard at sistema na may opisyal na suporta, mula sa klasikong hardware hanggang sa pinakabagong mga platform. Kabilang sa mga bagong tampok ang:

  • ASRock Z77 Extreme4, na nakatuon sa ika-2 at ika-3 henerasyon ng mga Intel Core processor, mainam para sa pag-recycle ng lumang hardware na may libreng firmware.
  • ASUS PRIME H610I-PLUS D4, isang modernong mini-ITX motherboard na sumusuporta sa ika-13 at ika-14 na henerasyon ng mga Intel Core processor, na lubhang kawili-wili para sa mga compact system ngayon.
  • Lenovo ThinkPad T470s at T580 (baryant na sklkbl_thinkpad), dalawang napakasikat na laptop sa mga propesyonal na kapaligiran na nakadaragdag sa ecosystem ng mga compatible na laptop.
  • Siemens MC EHL6, sa loob ng pamilyang Siemens MC EHL, na idinisenyo para sa mga aplikasyong pang-industriya kung saan kritikal ang pagiging maaasahan ng firmware.
  • Star Labs Starfighter (Arrow Lake 285H), laptop na nakatuon sa mga user na naghahanap ng user-friendly na device na may bukas na firmware mula pa noong una.
  • Topton ADL TWL (X2E_N150), isang compact na plataporma na batay sa Alder Lake, tipikal ng mga mini PC at embedded system.
  • Iba't ibang device ng Google ChromeOS: Fatcat (ruby), Ocelot (kodkod, ocicat), Rauru (Sapphire), Skywalker (Dooku, Grogu), na nakikinabang mula sa mga pagpapabuti sa mga configuration ng firmware at mga driver.

Bukod sa listahan sa itaas, patuloy pa rin ang patuloy na pagdagsa ng mga bagong Chromebook at mga partikular na variant ng mainboardIto ay isang karaniwang tampok sa bawat bersyon ng coreboot, na nagpapatibay sa presensya nito sa pang-edukasyon at magaan na ecosystem ng laptop.

Qualcomm Snapdragon X1 Plus (X1P42100) at ekosistema ng ARM

Sa kapaligirang ARM64, ipinakikilala ng coreboot 25.12 ang unang pag-activate ng Qualcomm X1P42100 platform, na kilala bilang Snapdragon X1 PlusAng hakbang na ito ay mahalaga sa pagdadala ng bukas na firmware sa mga SoC na idinisenyo para sa mga ARM laptop at mga device na laging nakakonekta.

Ang gawain sa SoC na ito ay hindi limitado sa "simulan ito at iyon na", ngunit sinasamahan ng malalim na mga pagpapabuti sa pag-debug at pamamahala ng memoryana ating titingnan nang mas detalyado sa isang partikular na seksyon, at siyang maglalatag ng pundasyon para sa mga developer upang makapagtrabaho nang kumportable sa platform na ito sa buong ikot ng buhay ng device.

Mga Update sa Intel at AMD SoC

Nagdagdag ng suporta ang coreboot ng Intel para sa LPCAMM (Low Power Compression Attached Memory Module) sa mga plataporma ng Panther LakeAng bagong uri ng memory module na ito, na idinisenyo para sa mga laptop at thin form factor, ay nangangailangan ng isang partikular na topology na dapat malaman ng firmware upang matukoy at mai-configure ito nang tama.

Idinagdag ang imprastraktura upang ilarawan ang Topolohiya ng LPCAMM Naidagdag din ang paunang suporta para sa Panther Lake RVP T3 reference board. Dahil dito, nangunguna ang Coreboot sa pag-aampon ng teknolohiyang ito ng memorya sa mga susunod na henerasyon ng mga laptop.

Sa AMD, ang plataporma Maraming pagpapabuti ang natanggap ni Glinda at pinalawak ito gamit ang Faegan SoC variant.Kabilang sa mga pangunahing pagbabago ang konpigurasyon ng USB4 sa pamamagitan ng device tree ng FSP, ang pagdaragdag ng mga 10GbE network device, at tumpak na komunikasyon ng boltahe ng DIMM sa loob ng konpigurasyon ng FSP. Ang lahat ng ito ay isinasalin sa mas pino at detalyadong suporta para sa mga modernong platform ng AMD.

Mga opsyon sa pag-configure ng runtime (RFC)

Isang kitang-kitang pagpapabuti para sa mga tagagawa at mga bihasang gumagamit ay ang pagpapalawig ng mga opsyon sa configuration ng runtime firmware, na kilala bilang CFR o coreboot Forms RepresentationHanggang ngayon, maraming parameter ang nangangailangan ng muling pag-compile ng imahe; gamit ang framework na ito, karamihan sa configuration na iyon ay nagiging dynamic.

Isang menu ng mga setting ng opsyon ang ipinapakita sa mahigit 40 motherboard at mga variantlalo na sa loob ng ecosystem ng ChromeOS ng Google. Pinapayagan ng mga opsyong ito, bukod sa iba pang mga bagay:

  • Paganahin o huwag paganahin Pinagsamang GPU (iGPU).
  • Pumili sa pagitan ng touchpad at touch screen sa mga hybrid na aparato.
  • Ayusin ang mga parameter ng kontrol ng bentilador at ilang partikular na tampok ng hardware.

Tinutukoy ng balangkas ng CFR para sa bawat opsyon pangalan ng display, teksto ng tulong, default na halaga, at mga flag ng runtimeNagbibigay-daan ito sa mga payload (tulad ng SeaBIOS, LinuxBoot, o iba pa) na magpakita ng isang pare-parehong menu. Bukod pa rito, pinapanatili ang backward compatibility, at pinaplano ang integrasyon sa UEFI variable storage at iba pang persistent backends.

Nadagdagang kapasidad ng SMMSTORE at mga kaugnay na pagpapabuti na kasama ng coreboot 25.12

Isa pang mahalagang elemento ng paglabas na ito ay ang pagbabago sa SMMSTORE protected storage subsystem. Sa coreboot 25.12, Dinoble ang default na laki ng SMMSTORE mula 256 KB patungong 512 KBMahalaga ito sa mga sistemang umaasa sa mga variable ng UEFI at persistent data para sa mga advanced na configuration.

Mga platform tulad ng Sarien, Reef, Octopus, Drallion, Skyrim, Zork o GuybrushBukod sa iba pang mga bagay, na-update ang mga ito upang samantalahin ang pagtaas na ito, na tinitiyak ang makatwirang espasyo para sa kasalukuyang mga pangangailangan sa variable ng firmware.

Kasabay ng paglaki ng kapasidad na ito, ipinakilala ang mga sumusunod Mga pagwawasto sa pagkakahanay ng istrukturang SMMSTORE v2Nakakatulong ito na matiyak ang pare-parehong pag-uugali sa iba't ibang arkitektura at payload, na binabawasan ang mga sorpresa mula sa mga banayad na hindi pagkakatugma.

Mga pagpapabuti sa MIPI camera para sa mga platform ng Intel

Ang pamamahala ng MIPI camera sa mga platform ng Intel, lalo na para sa mga operating system tulad ng Windows, ay nakatanggap ng isang malaking update. Ipinapatupad na ngayon ng MIPI camera driver ang mas komprehensibong suporta sa SSDB (Sensor Static Data Block), na may mahusay na natukoy na mga enum at bitfield para sa lahat ng kaugnay na field.

Mga pinaka-kaugnay na pagpapabuti Kasama sa bahaging ito ang ilang mga pagbabago na naglalayong tama ang pagbilang at pagsasaayos ng mga sensor:

  • Sistematikong pagbuo ng Impormasyon ng PLD (Physical Location Descriptor) Para sa bawat sensor, mahalaga para malaman ng system kung saan pisikal na matatagpuan ang bawat kamera.
  • Awtomatikong paglalaan ng mga makatwirang default na halaga sa SSDBpagbabawas ng posibilidad ng mga hindi kumpletong konfigurasyon.
  • Pinahusay na suporta para sa Uri ng VCM (Voice Coil Motor) at mga I2C address, isang bagay na mahalaga para sa autofocus at iba pang mga advanced na function.
  • Pag-refactor ng mga pamamaraan ng Device Specific Method (DSM) patungo sa mga function na nakabatay sa UUID, kabilang ang mga bagong DSM para sa Balangkas ng Pananaw ng Kompyuter (CVF) at I2C V2.
  • Pagpili ng uri ng ACPI device at configuration ng ROM para sa mga sensor ng camera, na may naaangkop na mga address.

Ang buong hanay ng mga pagbabagong ito Pinapabuti ang pagbilang at pag-configure ng kamera sa mga modernong operating systempag-iwas sa mga karaniwang problema sa pagkilala, oryentasyon, at limitadong mga tampok sa mga laptop at convertible.

Plataporma ng Qualcomm X1P42100: Malalimang Pag-debug at Memorya

Suporta para sa Qualcomm X1P42100 SoC Ang Snapdragon X1 Plus ay pinahusay gamit ang malawak na hanay ng mga tampok na nakatuon sa pag-develop at paglutas ng problema. Kabilang sa mga pangunahing bagong tampok ang:

  • Pagtukoy sa download mode at ramdump packaging, na nagpapadali sa pagkuha ng mga memory dumps sa mga sitwasyon ng pagkabigo.
  • Suporta para sa mag-upload ng mga larawan ng ramdump at pag-empake ng APDP (Application Processor Debug Policy) na imahe sa loob ng CBFS, na isinasentro ang materyal sa pag-debug sa mismong firmware.
  • Mga pagpapabuti sa display subsystem: kahulugan ng mga MDSS register para sa clock control, Lucidole PLL API, at wastong alokasyon ng DRAM para sa mga pangangailangan sa video.
  • Mga setting sa disenyo ng memorya sa pamamagitan ng paglipat ng rehiyon ng BL31 at pag-align ng memorya ng aplikasyon sa ligtas na kapaligiran (TZ), na nagpapabuti sa seguridad at paggamit ng RAM.
  • Suporta sa pagmamaneho CMD-DB (Command Database), na nagpapahintulot sa pag-query sa mga address at configuration ng mga hardware accelerator, kung saan ang rehiyon ay naka-map bilang hindi maaaring i-cache sa MMU upang maiwasan ang mga hindi gustong side effect.
  • Malinaw na paghihiwalay ng mga PRERAM at POSTRAM stack sa ARM64, inililipat ang pre-main RAM stack sa BSRAM at sa gayon ay na-o-optimize ang paggamit ng memorya at katatagan sa mga pinakamaagang yugto ng pagsisimula.

Sa lahat ng mga pagbabagong ito, ang platform ng X1P42100 ay nagiging mas madaling gamitin para sa mga nangangailangan mag-diagnose ng mga fault, suriin ang mga memory dumps, at isaayos ang pag-uugali ng SoC sa iba't ibang senaryo ng produksyon.

Ipinakikilala ng coreboot 25.12 ang mga pagpapabuti sa AMD: Glinda, Faegan at advanced ACPI

Sa panig ng AMD, bukod pa sa nabanggit na pagpapalawak ng plataporma ng Glinda gamit ang Faegan SoC, mayroong isang makabuluhang hanay ng mga pagbabago na nakatuon sa Kalidad ng pagsasama ng ACPI at pamamahala ng errorKabilang sa mga ito, maaari nating i-highlight:

  • Ulat ng mga nakapirming base address para sa LPC bus, na naaayon sa mga detalye at sa iba pang bahagi ng plataporma.
  • Suporta ng Mga controller ng I3C sa antas ng ACPI, pagpapalawak ng mga kakayahan sa komunikasyon gamit ang mga modernong aparato.
  • Pagsasama ng HEST (Hardware Error Source Table), susi para makatanggap ang operating system ng detalyadong impormasyon tungkol sa mga error sa hardware.
  • Pagpapalawig ng ECAM MMCONF sa mga 64-bit na address, na nagpapahintulot sa pagtatrabaho gamit ang mas malaki at mas kumplikadong mga espasyo sa pagsasaayos ng PCIe.
  • Pagsisimula ng CRTM (Core Root of Trust for Measurement) sa bootblock, na nagpapatibay sa kadena ng tiwala mula sa mga pinakamaagang yugto ng pagsisimula.

Kasabay nito, ipinakilala ang mga sumusunod mga pag-optimize sa pagkalkula ng MTRR Para sa mga platform ng AMD, binabawasan nito ang oras ng pag-boot sa pamamagitan ng pagpapasimple ng configuration ng cache, at ang FSP ni Glinda ay ina-update gamit ang mga bagong bersyon na nagpapabuti sa pangkalahatang katatagan.

Imprastraktura ng ACPI at APEI para sa pamamahala ng error

Isang napakahalagang katangian, bagama't hindi gaanong kaakit-akit sa paningin, ay ang pagdaragdag ng isang Malawak na imprastraktura ng APEI (Advanced Platform Error Interface) sa mga header ng ACPIAng mga kumpletong istruktura ay idinagdag upang suportahan ang:

  • Mga Pinagmumulan ng Pagkakamali Eksepsiyon sa Pagsusuri ng Makina (MCE).
  • Mga pagkakamali ng Hindi-Maskable na Pagkaantala (NMI).
  • Mga ulat ng PCIe AER (Advanced na Pag-uulat ng Error).

Ang mga istrukturang ito ang nagsisilbing batayan para sa mga talahanayan tulad ng BERT (Talahanayan ng Pagtatala ng Error sa Pag-boot), HEST at EINJ (Talahanayan ng Pag-iiniksyon ng Error)upang ang mga platform ay makapag-ulat ng tumpak na larawan ng mga error sa hardware sa operating system at masuportahan ang mga modelo ng paghawak ng error na "first firmware".

Ang mga bagong uri at istruktura ay nagpapatuloy ang opisyal na mga detalye ng ACPI at sinasamahan ng mga panloob na pagpapatunay na tinitiyak na ang iniulat na impormasyon ay pare-pareho at magagamit ng operating system at mga diagnostic tool.

Pagsasama-sama ng mga istruktura ng commonlib, endianness at memorya sa coreboot 25.12

Sa larangan ng mga karaniwang aklatan, pinagsasama ng coreboot 25.12 ang mga implementasyon ng coreboot at libpayload endian.h header sa commonlibpag-aalis ng duplikasyon at pagtiyak na ang buong ecosystem ay gumagamit ng parehong mga function ng endianness conversion.

Bilang bahagi ng paglilinis na ito, ang mga lumang function ng header at swabXX() ay inalis na, na kumukumpleto sa paglipat sa isang Karaniwang API ng conversion ng endiannessBukod pa rito, ang mga istruktura ng impormasyon sa memorya ay pinayaman ng mga bagong field upang mapabuti ang pagiging tugma sa SMBIOS type 17 at upang iulat, halimbawa, ang boltahe ng mga DDR3 module.

Ang mga detalye ng paghawak ng devicetree (tulad ng tamang hopping ng mga NOP token) ay naitama rin at ngayon ay nakaimbak na. impormasyon sa boot mode sa CBMEMpara mas mahusay na makapag-coordinate ang mga payload sa firmware sa mga aspeto tulad ng normal na boot, mga sitwasyon ng mahinang baterya, o mga estado ng pag-charge.

Iba pang kapansin-pansing mga pagpapabuti sa mga driver at subsystem na kasama ng coreboot 25.12

Maliliit ngunit makabuluhang mga pagbabago Kasama sa listahang ito ang maraming pag-aayos at pagpapabuti na may praktikal na epekto sa mga totoong sistema:

  • Pagbabago ng disenyo ng subsystem ng MediaTek display, na may suporta para sa dual DSI at Display Stream Compression (DSC) sa mga MIPI panel, at isang pinahusay na DSI API na palaging dumadaan sa mga istruktura ng rehistro.
  • Gamit ang estado ng pag-reset ng Intel Skylake CSE para pagbutihin ang pagiging maaasahan ng mga pag-restart.
  • Mga pagpapabuti sa Intel GMA display controller, pagdaragdag ng cache at wastong cache logic upang mas mahusay na mapamahalaan ang liwanag.
  • Mga pagwawasto at pagsasaayos sa TPM driver, inaalis ang mga dobleng operasyon at bumubuo ng mas malinis at mas tumpak na mga talahanayan ng ACPI.
  • Pinalawak na suporta sa SPD, na may mga bagong bahagi ng DDR4 at mga pag-aayos para sa mga dual-chip package, kasama ang mga bagong uri ng SMBIOS socket para sa mga BGA1744 package.
  • Mga opsyon sa pag-configure ng kulay ng keyboard RGB sa EC habang nagsisimuladinisenyo para sa mga kagamitang may napapasadyang ilaw.
  • Malalimang pagsusuri sa implementasyon ng Azalia verb table, pagpapabuti ng pagpapanatili at pagdaragdag ng mga pagwawasto sa tiyempo (hal., ang 521 microsecond delay pagkatapos i-disable ang RESET#).
  • Suporta para sa generic graphics driver para sa mga device na hindi ganap na VGA, pagpapalawak ng hanay ng mga sinusuportahang hardware ng video.
  • Pagsasama ng memorya sa mga tag para sa ARMv9 MTE (Memory Tagging Extension) sa mga platform ng MediaTek, na nagdaragdag ng karagdagang seguridad sa pamamahala ng memorya.
  • Parallel charging infrastructure para sa mga platform ng Google Bluey, na nagbibigay-daan mas mabilis na pag-charge ng baterya.
  • Suporta sa USB Type-C sa Qualcomm na may PHY configuration at mga repeater, pati na rin ang mga SoundWire driver para sa Cirrus Logic CS35L56 at CS42L43 codec.
  • Mga extension ng ACPI para sa RISC-V, unti-unting nagpapalawak ng suporta para sa umuusbong na arkitekturang ito.

Sa payload ecosystem, ang libpayload ay nagkakaroon ng mga tampok tulad ng Suriin ang laki ng pisikal na memorya at ang pagiging tugma nito sa lumang format na LZ4. at mga pagwawasto sa ARM64 exception routing, pinapanatili ang pagkakapare-pareho sa mga pagbabago sa commonlib at endian.

Pag-update ng mga toolchain, blobs, at vendor code

Para makasabay sa iba pang bahagi ng ecosystem, ina-update ng coreboot 25.12 ang ilang third-party na tool at mga bahagi ng vendor. Kabilang sa mga pangunahing pagbabago sa toolchain ang:

  • Pag-update ng Binutils mula bersyon 2.44 patungong 2.45.
  • Update ng ACPICA mula release 20250404 hanggang 20250807, na isinasama ang mga pagpapabuti at pagwawasto sa ecosystem ng ACPI.
  • Pag-aalis ng nds32le-elf toolchain mula sa mga default na build, dahil hindi na ito gaanong mahalaga sa kasalukuyang suporta.

Sa vendorcode, ina-update ang mga header ng FSP Panther Lake (PTL) papuntang FSP 3373_03 at Wildcat Lake (WCL) papuntang 3344_03Bukod sa paglalapat ng FSP update para sa AMD Glinda platform, ang mga sumusunod na submodule ay binubuo rin:

  • Mga 3rdparty/blob Lumilipat ito mula sa rebisyong a0726508b8 patungong 4a8de0324, na kinabibilangan ng 39 na commit.
  • Microcode ng ikatlong partido/intel Ito ay na-update mula 4ded52b4b0 patungong f9100a225, na isinasama ang pinakabagong magagamit na pag-aayos ng microcode.

Tinitiyak ng mga update na ito na ang firmware na binuo sa coreboot 25.12 Samantalahin ang mga pinakabagong pag-aayos sa seguridad, katatagan, at compatibility inaalok ng mga supplier ng silicon.

Pag-download, mga beripikasyon, at siklo ng paglabas ng Coreboot 25.12

Ang source code para sa coreboot 25.12 ay maaaring makuha nang direkta mula sa coreboot.org sa format na tar.xz (at mga variant na tar.gz, tar.bz2 o zip)pati na rin mula sa mga mirror at mga archive ng software tulad ng Fossies. Ang bersyong ipinamamahagi sa mga naka-compress na file ay may kasamang MD5, SHA1, at SHA256 hash upang mapatunayan ang integridad ng download.

Bukod pa rito, ang mga paglulunsad Pumirma sila gamit ang mga PGP/GPG codePara mapatunayan ang isang file, maaari mong gamitin ang utos na tulad nito:

$ gpg –i-verify coreboot-24.02.01.tar.xz.sig coreboot-24.02.01.tar.xz

Kung ang GPG ay magbabalik ng mensaheng tulad ng “Hindi masuri ang lagda: Walang pampublikong susi”, sapat na ito para kunin ang tamang susi mula sa fingerprint Inilathala sa dokumentasyon ng coreboot, patakbuhin muli ang beripikasyon. Normal lang na makakita ng mga babala tungkol sa mga hindi sertipikadong lagda bilang pinagkakatiwalaan: ipinapahiwatig lamang ng mga ito na ang user ay hindi pa nakapagtatatag ng chain of trust para sa mga key na iyon.

Kasama sa listahan ng mga fingerprint ang mga susi para mga developer tulad nina Matt DeVillier, Jason Glenesk, Patrick Georgi, Angel Pons, Alexander Couzens o Martin Roth, bukod sa iba pa, ang ilan sa mga ito ay nag-expire na ngunit pinanatili para sa mga layuning pangkasaysayan.

Para sa mga gustong laging sumabay sa mga pinakabagong uso, ipinapaalala sa atin ng proyekto na ang ideal ay I-clone nang direkta ang opisyal na Git repository na may:

$ git clone https://review.coreboot.org/coreboot.git

Ang mga stable na bersyon, tulad ng 25.12, ay sumusunod sa isang siklo ng publikasyon kada tatlong buwanAng susunod na inanunsyong paglabas ay ang 26.03, na nakatakdang ilabas sa katapusan ng Marso 2026. Samantala, ang pangunahing sangay ay patuloy na tumatanggap ng mga pagbabago at pag-aayos.

Dahil sa lahat ng mga bagong tampok na ito, pinatitibay ng coreboot 25.12 ang posisyon nito bilang Isang mature na alternatibo sa proprietary BIOS, na pinagsasama ang suporta para sa parehong bago at lumang hardware, pinahusay na kakayahan sa pag-debug at pag-uulat ng error, mga advanced na opsyon sa configuration ng runtime, at isang mas malinis at mas pare-parehong teknikal na pundasyon; isang update na, bagama't hindi isang nakikitang rebolusyon para sa lahat, ay nagmamarka ng isang mahalagang hakbang para sa mga integrator, OEM, at mga user na gustong kontrolin ang nangyayari bago magsimulang mag-boot ang operating system.